Page 16
Table 7 – MIO Bank 502 (MIOs 52 to 77)
Bank Pin # Device
Signal
I/O
Notes
502
52 USB0
MIO52_USB0_CLK
I
USB0 Clock
53
MIO53_USB0_DIR
I
USB0 Data bus direction
54
MIO54_USB0_DATA2
IO USB0 Data 2
55
MIO55_USB0_NXT
I
USB0 Data flow
56
MIO56_USB0_DATA0
IO USB0 Data 0
57
MIO57_USB0_DATA1
IO USB0 Data 1
58
MIO58_USB0_STP
O USB0 Stop transfer
59
MIO59_USB0_DATA3
IO USB0 Data 3
60
MIO60_USB0_DATA4
IO USB0 Data 4
61
MIO61_USB0_DATA5
IO USB0 Data 5
62
MIO62_USB0_DATA6
IO USB0 Data 6
63
MIO63_USB0_DATA7
IO USB0 Data 7
64 USB1
MIO64_USB1_CLK
I
USB1 Clock
65
MIO65_USB1_DIR
I
USB1 Data bus direction
66
MIO66_USB1_DATA2
IO USB1 Data 2
67
MIO67_USB1_NXT
I
USB1 Data flow
68
MIO68_USB1_DATA0
IO USB1 Data 0
69
MIO69_USB1_DATA1
IO USB1 Data 1
70
MIO70_USB1_STP
O USB1 Stop transfer
71
MIO71_USB1_DATA3
IO USB1 Data 3
72
MIO72_USB1_DATA4
IO USB1 Data 4
73
MIO73_USB1_DATA5
IO USB1 Data 5
74
MIO74_USB1_DATA6
IO USB1 Data 6
75
MIO75_USB1_DATA7
IO USB1 Data 7
76
MIO76_WLAN_IRQ
I
WL1831MOD WLAN
Interrupt
77
PMIC IRQ
I
PMIC IRQ