Schematic Diagrams
B - 12 DDRII SO-DIMM 1
B.Schematic Diagrams
DDRII SO-DIMM 1
Sheet 11 of 37
DDRII SO-DIMM 1
3 .3VS
0.9 VSM
1. 8V
0.9 VSM
1.8 V
1.8 V
1. 8V
VDD SPD
M_ B_ DQS# 6
6
3 .3VS
5,8 ,9, 10 ,12 ,13 ,1 4,1 5,1 7, 18, 19, 20 ,21 ,22 ,2 3,2 4, 25, 29
M_B_ DQS7
6
I CH_ SMBDAT0
10, 14, 17
M_OD T3
5
M_B_ DQS4
6
M_ B_ DQS# 3
6
M_B_D M5
6
M_CS3 #
5
M_B_ BS0 #
6
M_B_D Q[6 3: 0] 6
M_CS2 #
5
M_B_ DQS1
6
M_B_D M2
6
1 .8V
5 ,7, 8, 10, 28
M_B_D M1
6
I CH_ SMBCLK0
10, 14, 17
M_B_D M0
6
M_B_ DQS3
6
M_ B_ DQS# 5
6
M_ B_ DQS# 4
6
M_B_ DQS2
6
M_CKE3
5
M_ B_ DQS# 7
6
M_B_ BS1 #
6
M_B_ DQS6
6
M_B_D M6
6
M_CL K_ DDR 2#
5
M_ B_ A[14 :0 ]
6
M_B_D M3
6
M_B_ WE#
6
M_B_ RAS#
6
M_B_D M7
6
0 .9VSM
1 0,2 8
M_ CL K_ DDR 2
5
M_ B_ DQS# 0
6
M_B_ DQS0
6
PM_ EXTTS_DDR #
5, 10
M_B_ BS2 #
6
M_OD T2
5
M_ CL K_ DDR 3
5
M_ B_ DQS# 1
6
M_ B_ DQS# 2
6
M_B_ DQS5
6
M_B_ CAS#
6
M_B_D M4
6
M_CL K_ DDR 3#
5
M_CKE2
5
VDD SPD
1 0
M_CKE3
M_ B_ A7
M_CS2#
M_B_BS1#
M_ B_ A4
M_ B_ RAS#
M_ODT3
M_ B_ A10
M_ CS2#
M_CKE2
M_ ODT2
M_ B_ BS0 #
MVREF_D IM1
M_ B_ A6
M_ CKE2
M_ B_ A12
M_ B_ A11
M_ B_ WE#
M_ B_ A5
M_B_WE#
M_ B_ A2
M_ B_ A8
M_ ODT3
M_ B_ A13
M_ODT2
M_ CKE3
M_ B_ BS2 #
M_ CS3#
M_B_BS2#
M_ B_ CAS#
M_CS3#
M_ B_ A9
M_B_CAS#
M_ B_ A3
M_B_RAS#
SA0_ DIM1
M_ B_ A1
M_B_BS0#
M_B_ DQ5 6
M_B_ DQ2 4
M_B_ DQ4 6
M_B_ DQ1 3
M_B_ DQ1 1
M_B_ DQ3 1
M_B_ DQ2 8
M_B_ DQ6 1
M_B_ DQ1 6
M_B_ DQ2 3
M_B_ DQ5 8
M_B_ DQ1
M_B_ DQ2
M_B_ DQ4 0
M_B_ DQ5 4
M_B_ DQ6 2
M_B_ DQ5 0
M_B_ DQ4 1
M_B_ DQ3 7
M_B_ DQ4 4
M_B_ DQ5 7
M_B_ DQ6 0
M_B_ DQ3 8
M_B_ DQ7
M_B_ DQ3 4
M_B_ DQ3 0
M_B_ DQ9
M_B_ DQ2 5
M_B_ DQ1 7
M_B_ DQ5
M_B_ DQ2 7
M_B_ DQ3
M_B_ DQ3 6
M_B_ DQ4 7
M_B_ DQ4 3
M_B_ DQ5 9
M_B_ DQ8
M_B_ DQ3 5
M_B_ DQ3 3
M_B_ DQ4
M_B_ DQ2 6
M_B_ DQ6 3
M_B_ DQ4 2
M_B_ DQ1 5
M_B_ DQ5 5
M_B_ DQ2 9
M_B_ DQ4 5
M_B_ DQ4 8
M_B_ DQ1 2
M_B_ DQ6
M_B_ DQ0
SA1_ DIM1
M_B_ DQ1 8
M_B_ DQ5 2
M_B_ DQ5 3
M_B_ DQ1 0
M_B_ DQ1 9
M_B_ DQ4 9
M_B_ DQ3 2
M_B_ DQ3 9
M_B_ DQ2 1
M_B_ DQ2 0
M_B_ DQ2 2
M_B_ DQ1 4
M_B_ DQ5 1
MVR EF_ DIM1
M_B_A1 2
M_ B_ BS1 #
M_B_A6
M_B_A3
M_B_A1 0
M_B_A0
M_B_A1 1
M_B_A1
M_B_A1 3
M_B_A5
M_B_A9
M_ B_ A0
M_B_A4
M_B_A7
M_B_A2
M_B_A8
M_B_A1 4
C 393
0. 1u_ 10V_ X7R _04
R N31
5 6_4 P2 R_0 4
1
4
2
3
R N26
5 6_4 P2 R_0 4
1
4
2
3
C10 6
0.1 u_1 0V_X7R_ 04
C 94
0. 1u_ 10V_ X7R _04
R N23
5 6_4 P2 R_0 4
1
4
2
3
C1 87
1u _6. 3V_0 4
C87
0. 22u _10 V_04
C 152
1 0u_ 10V_ 08
C 151
0. 1u_ 10V_ X7R _04
C 399
0. 1u_ 10V_ X7R _04
C 387
0. 1u_ 10V_ X7R _04
C 93
0. 1u_ 10V_ X7R _04
R N29
5 6_4 P2 R_0 4
1
4
2
3
C12 4
0.1 u_1 0V_X7R_ 04
R31
10 K_ 04
C6 4
10u _1 0V_08
C1 80
2. 2u_ 6. 3V_06
R N1
5 6_4 P2 R_0 4
1
4
2
3
C1 39
0. 22 u_1 0V_0 4
C18 2
0.1 u_1 6V_0 4
C 117
0 .1u _10 V_X7 R_0 4
C 127
0. 1u_ 10V_ X7R _04
R N4
5 6_4 P2 R_0 4
1
4
2
3
C 427
0. 01u _16 V_04
R N10
5 6_4 P2 R_0 4
1
4
2
3
R30
10 K_ 04
+
C15 4
100 u_6 .3V_ B2
R95
1K_1 %_ 04
C4 36
1u _6 .3V_0 4
C 409
0. 1u_ 10V_ X7R _04
C 403
0. 1u_ 10V_ X7R _04
C72
1 0u _10 V_ 08
J DIMM_1 A
1 734 07 5-2
10 2
10 1
10 0
9 9
9 8
9 7
9 4
9 2
9 3
9 1
10 5
9 0
8 9
11 6
8 6
8 4
8 5
5
7
17
19
4
6
14
16
23
25
35
37
20
22
36
38
43
45
55
57
44
46
56
58
61
63
73
75
62
64
74
76
123
125
135
137
124
126
134
136
141
143
151
153
140
142
152
154
157
159
173
175
158
160
174
176
179
181
189
191
180
182
192
194
10 7
10 6
10 8
10 9
11 3
11 0
11 5
7 9
8 0
3 0
3 2
16 4
16 6
19 5
19 7
20 0
19 8
1 0
2 6
5 2
6 7
13 0
14 7
17 0
18 5
1 3
3 1
5 1
7 0
13 1
14 8
16 9
18 8
1 1
2 9
4 9
6 8
12 9
14 6
16 7
18 6
11 4
11 9
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/ AP
A11
A12
A13
A14
A15
A16_ BA2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ1 0
DQ1 1
DQ1 2
DQ1 3
DQ1 4
DQ1 5
DQ1 6
DQ1 7
DQ1 8
DQ1 9
DQ2 0
DQ2 1
DQ2 2
DQ2 3
DQ2 4
DQ2 5
DQ2 6
DQ2 7
DQ2 8
DQ2 9
DQ3 0
DQ3 1
DQ3 2
DQ3 3
DQ3 4
DQ3 5
DQ3 6
DQ3 7
DQ3 8
DQ3 9
DQ4 0
DQ4 1
DQ4 2
DQ4 3
DQ4 4
DQ4 5
DQ4 6
DQ4 7
DQ4 8
DQ4 9
DQ5 0
DQ5 1
DQ5 2
DQ5 3
DQ5 4
DQ5 5
DQ5 6
DQ5 7
DQ5 8
DQ5 9
DQ6 0
DQ6 1
DQ6 2
DQ6 3
BA0
BA1
RAS#
WE#
CAS#
S0#
S1#
CKE0
CKE1
CK0
CK0#
CK1
CK1#
SDA
SCL
SA1
SA0
DM0
DM1
DM2
DM3
DM4
DM5
DM6
DM7
DQS0
DQS1
DQS2
DQS3
DQS4
DQS5
DQS6
DQS7
DQS0 #
DQS1 #
DQS2 #
DQS3 #
DQS4 #
DQS5 #
DQS6 #
DQS7 #
ODT0
ODT1
R N24
5 6_4 P2 R_0 4
1
4
2
3
C13 4
0.1 u_1 0V_X7R_ 04
C12 2
0. 1u_ 10V_ X7R _04
C 421
0. 1u_ 10V_ X7R _04
C 101
0. 1u_ 10V_ X7R _04
C16 2
10u _10 V_08
C1 30
0. 1u _10 V_ X7 R_0 4
C41 3
1u _6. 3V_0 4
R N12
5 6_4 P2 R_0 4
1
4
2
3
C 137
0. 01u _16 V_04
C 181
0 .1u _10 V_X7 R_0 4
C 89
4. 7u_ 6. 3V_06
J DIMM_1 B
1 734 07 5-2
11 2
11 1
11 7
9 6
9 5
11 8
8 1
8 2
8 7
10 3
8 8
10 4
19 9
8 3
12 0
5 0
6 9
16 3
1
20 1
20 2
4 7
13 3
18 3
7 7
1 2
4 8
18 4
7 8
7 1
7 2
12 1
12 2
19 6
19 3
8
18
24
41
53
42
54
59
65
60
66
127
139
128
145
165
171
172
177
187
178
190
9
21
33
155
34
132
144
156
168
2
3
15
27
39
149
161
28
40
138
150
162
VDD1
VDD2
VDD3
VDD4
VDD5
VDD6
VDD7
VDD8
VDD9
VDD1 0
VDD1 1
VDD1 2
VDDSPD
NC1
NC2
NC3
NC4
NCTEST
VREF
GND 0
GND 1
VSS1
VSS2
VSS3
VSS4
VSS5
VSS6
VSS7
VSS8
VSS9
VSS1 0
VSS1 1
VSS1 2
VSS1 3
VSS1 4
VSS1 5
VSS1 6
VSS1 7
VSS1 8
VSS1 9
VSS2 0
VSS2 1
VSS2 2
VSS2 3
VSS2 4
VSS2 5
VSS2 6
VSS2 7
VSS2 8
VSS2 9
VSS3 0
VSS3 1
VSS3 2
VSS3 3
VSS3 4
VSS3 5
VSS3 6
VSS3 7
VSS3 8
VSS3 9
VSS4 0
VSS4 1
VSS4 2
VSS4 3
VSS4 4
VSS4 5
VSS4 6
VSS4 7
VSS4 8
VSS4 9
VSS5 0
VSS5 1
VSS5 2
VSS5 3
VSS5 4
VSS5 5
VSS5 6
VSS5 7
+
C6 7
22 0u_ 4V_D
C 156
4. 7u_ 6. 3V_06
C 118
0. 1u_ 10V_ X7R _04
C 434
0. 1u_ 10V_ X7R _04
C 414
0. 1u_ 10V_ X7R _04
R N8
5 6_4 P2 R_0 4
1
4
2
3
C43 8
1u_ 6.3 V_04
R 92
1 K_1%_0 4
C14 1
0.1 u_1 0V_X7R_ 04
C 100
0 .1u _1 0V_X7 R_0 4
R N6
5 6_4 P2 R_0 4
1
4
2
3
C 377
0. 1u_ 10V_ X7R _04
R N14
5 6_4 P2 R_0 4
1
4
2
3
R N33
5 6_4 P2 R_0 4
1
4
2
3
C 79
1 0u_ 10V_ 08
Layout Note:
20mils
SO-DIMM 1
9 / 5 / 9
20mils
16-5 603 4-4 5A
signal/space/signal:
P lace one cap close to eve ry 2 pull-up resistors
te rminated to +VTT_MEM
Layout note:
CLOSE TO SO-DIMM_1
+VTT_MEM RESISTORS
Layout note:
Co-layout
Layout Note:
SO-DIMM_1 is placed farther from
the GMCH than SO-DIMM_0
6-86-24200-018-1(AMP 5.2)
6-86-24200-031(FOXCONN 5.2)
All manuals and user guides at all-guides.com