General Standards Corporation PCIe4-SIO8BX2, User Manual

iv 

Rev NR 

3.2.3

FIFO

S

IZE

 .................................................................................................................................................... 20

3.3

B

OARD VS

.

C

HANNEL 

R

EGISTERS

 ................................................................................................................. 20

3.4

P

ROGRAMMABLE 

O

SCILLATOR 

/

P

ROGRAMMABLE 

C

LOCKS

 ......................................................................... 21

3.5

C

LOCK 

S

ETUP

 ............................................................................................................................................... 21

3.6

M

ULTIPROTOCOL 

T

RANSCEIVER 

C

ONTROL

 .................................................................................................. 23

3.7

DCE/DTE

M

ODE

 ......................................................................................................................................... 23

3.8

L

OOPBACK 

M

ODES

 ....................................................................................................................................... 23

3.9

G

ENERAL 

P

URPOSE 

IO ................................................................................................................................. 24

3.10

I

NTERRUPTS

 ................................................................................................................................................. 24

3.11

PCI

DMA ..................................................................................................................................................... 24

CHAPTER 4:  PCI INTERFACE ............................................................................................................................ 26

4.0

PCI

I

NTERFACE 

R

EGISTERS

 .......................................................................................................................... 26

4.1

PCI

R

EGISTERS

 ............................................................................................................................................. 26

4.1.1

PCI

C

ONFIGURATION 

R

EGISTERS

 .................................................................................................................. 26

4.1.2

L

OCAL 

C

ONFIGURATION 

R

EGISTERS

 ............................................................................................................. 27

4.1.3

R

UNTIME 

R

EGISTERS

 .................................................................................................................................... 27

4.1.4

DMA

R

EGISTERS

 .......................................................................................................................................... 27

4.1.4.1

DMA

C

HANNEL 

M

ODE 

R

EGISTER

:

(PCI

0

X

80

/

0

X

94) ................................................................................. 27

CHAPTER 5:  HARDWARE CONFIGURATION ................................................................................................ 28

5.0

B

OARD 

L

AYOUT

 ........................................................................................................................................... 28

5.1

B

OARD 

ID

J

UMPER 

J1 .................................................................................................................................. 28

5.2

T

ERMINATION 

R

ESISTORS

 ............................................................................................................................. 29

5.3

LED

S

 ........................................................................................................................................................... 29

5.4

I

NTERFACE 

C

ONNECTOR

 .............................................................................................................................. 30

CHAPTER 6:  ORDERING OPTIONS ................................................................................................................... 32

6.0

O

RDERING 

I

NFORMATION

 ............................................................................................................................. 32

6.1

I

NTERFACE 

C

ABLE

 ........................................................................................................................................ 32

6.2

D

EVICE 

D

RIVERS

 .......................................................................................................................................... 32

6.3

C

USTOM 

A

PPLICATIONS

 ................................................................................................................................ 32

APPENDIX A:  PROGRAMMABLE OSCILLATOR PROGRAMMING ......................................................... 33

APPENDIX B:  FIRMWARE REVISIONS / FEATURES REGISTER .............................................................. 36