23
6.1.4.
MAIN (DSP) CIRCUIT (2/2)
15
16
17
18
19
20
21
22
23
24
25
26
27
28
15
16
17
18
19
20
21
22
23
24
25
26
27
28
A
C
D
B
E
G
H
F
A
SC-HTB550PH (SU-HTB550PH)
2/2
1/2
1
7
8
9
10
12
13
P1
2
HD: MAIN (HDMI) CIRCUIT: SCHEMATIC DIAGRAM - 1 ~ 4
CP: MAIN (CPU) CIRCUIT: SCHEMATIC DIAGRAM - 5 ~ 6
DP: MAIN (DSP) CIRCUIT: SCHEMATIC DIAGRAM - 7 ~ 8
4
MCLK_HDMI
HD
11
DSP_SCLK
DSP_LRCLK
CP
CP
DSP_SD3
DSP_SD2 CP
CP
: +B SIGNAL LINE
: OPTICAL/AUX AUDIO INPUT SIGNAL LINE
: AUDIO OUTPUT SIGNAL LINE
3.3K
R2021
R2022
3.3K
2K
R2045
A2
A10
A0
/SD_CS
BA0
A1
A3
A4
10P
10P
C2012
A6
A8
A9
A7
A5
0.1
C2038
2
GND
3
1
4
GND
X2001
C2011
R2036
3.3K
3.3K
R2035
DSP_GND
REG3.3V
D2903
B0ECKP000002
G2902*
4
2
1
3
5
IC2902
C0CBCAG00015
+1.8V VOLTAGE REGULATOR
DQ0
DQ15
DQ6
/CAS
LDQM
/SD_WE
/RAS
DQ7
DQ2
DQ1
C2041
0.1
DQ3
DQ5
C2039
0.1
DQ4
DQ9
SD_CLK
UDQM
SD_CKE
DQ8
DQ13
DQ12
DQ14
C2042
0.1
DQ10
DQ11
C2040
0.1
2 1
49
12
10 9
11
40
39
41
13
38
6
4
5
45
47
46
8 7
43
42
44
27
26
24
25
22
20
18
16
14
15
17
19
21
30
29
34
33
36 37
35
31 32
23
28
3
48
50
IC2003
C3ABMY000029
16M SDRAM
LB2011
J0JHC0000078
0.1
C2043
C2044
1
R2033
1M
C2025
0.1
0.1
10
10
C2022
0.1
C2023
1000P
C2024
RESET_CODEC
CS_CODEC
INTREQ_CODEC
R2040
100
MISO_DSP
MOSI_DSP
B0JCCD000017
D2001
100
R2041
BUSY_DSP
CS_DSP
INTREQ_DSP
CLK_DSP
4.7K
R2061
4.7K
R2060
1K
R2039
R2037
100
1K
R2038
1K
R2043
100
R2428
B0JCCD000017
D2002
R2042
100
RESET_DSP
G2002*
C2030
100P
C2019
10
C2018
10
0.1
0.1
C2016
22P
C2031
LB2904
J0JHC0000078
C2915
0.1
6.3V330
C2914
C2021
C2020
LB2905
LB2906
J0JCC0000396
J0JHC0000078
C2013
C2006
0.1
C2008
0.1
LB2007
J0JHC0000078
C2009
10
R2032
5.1K
C2010
0.1
DQ10
DQ8
DQ9
DQ0
DQ14
DQ15
DQ3
DQ1
DQ2
DQ13
DQ11
DQ12
8
6
5
7
4
2
1
3
RX2003
0.1
C2007
0.1
C2005
A9
A7
A6
A8
A1
BA0
A10
A2
A0
A3
8
6
5
7
4
2
1
3
RX2007
DSP_MCLK
DSP_MCLK
DSP_SD1
DSP_SD1
A5
8
6
5
7
4
2
1
3
RX2005
A4
8
6
5
7
4
2
1
3
RX2006
SD_CKE
8
6
5
7
4
2
1
3
RX2004
SD_CLK
R2031
33
R2029
33
R2030
33
UDQM
/RAS
/SD_WE
/CAS
C2034
22P
/SD_CS
C2439
22P
C2036
22P
8
6
5
7
1
3
2
4
RX2008
C2026
0.1
REG5V
C2028
10
C2027
10
DT_OUT_CODEC
MOSI_DSP
INTREQ_CODEC
RESET_CODEC
CS_CODEC
CLK_DSP
0.1
C2014
0.1
C2017
0.1
C2015
103
107
106
110
113
119
118
124
127
128
125
126
121
120
123
122
115
114
117
116
111
112
108
109
104
105
61
62
12 11
14
15
13
18
19
16
17
9
5
7
6
3
1
2
4
8
10
57
26
28
29
27
22 21
24
25
23
45
46
47
42
43
40
39
41
44
37
38
34 33
35
31 30
32
36
55
56
51
52
49
48
50
54
53
20
58
59
60
63
64
95
94
100
99
102
101
96
98
97
85
84
87
86
83
80 81
76
68 69
65
67
66
73
75
74
70
72
71
78
77
79
82
91
93
92
89
88
90
IC2001
C2HBCY000102
DIGITAL SOUND PROCESSOR
R2011
3.3K
R2017
0
C2002
0.1
G2001*
R2005
33
33
R2006
DSP_MCLK
3.3K
R2010
R2009
3.3K
R2015
33
DQ7
DQ5
DQ6
DSP_SD1
33
R2007
LDQM
8
6
5
7
4
2
1
3
RX2002
DQ4
8
6
5
7
4
2
1
3
RX2001
C2004
0.1
C2003
0.1
EXT_OE#
DAO_DATA1
GND
DQ6
DQ1
VSSQ
DQ3
DQ2
VDD
DQ0
DQ5
VSSQ
VDDQ
DQ4
DQ9
DQ12
VDDQ
DQ14
VSSQ
VSS
VSS
DQ15
DQ13
VSSQ
DQ11
DQ10
RAS
CAS
CS
DQ7
WE
LDQM
VDDQ
NC
CLK
CKE
DQ8
NC
VDDQ
UDQM
IN
OUT
SCP2_IRQ#
VDD6
SCP1_CLK
GND6
SCP1_BSY
GNDIO6
RESET
SCP1_MOSI
SCP1_MISO
EXT_CS1#
VDDIO6
SCP1_IRQ#
[1] SCP2_CLK
VDDIO7
SCP2_CS#
SCP1_CS
[3] SCP2_MOSI
NC
ON/OFF
A7
A4
A6
A5
A0
A3
A1
A2
A9
A8
BA
A10
VDD
DAO2_LRCLK
DAO_DATA2
DAO1_DATA3
DAI_DATA4
DAI_SCLK2
[40] DAO_MCLK
DBCK
DBDA
UART_TX_EN
EE_CS
GNDIO8
VDDIO8
DAI_LRCLK1
DAI_SCLK1
DAI_LRCLK2
GND1
DAO2_SCLK
TEST
VDD1
[39] HS4
HS3
UART_CLK
XTI
XTAL_OUT
GND7
DDAC
UART_TXD
GNDIO7
VDD7
UART_RXD
XTO
DAI_DATA2
VDD8
PLL_REF_RES
DAI_DATA3
GND8
DAI_DATA0
DAI_DATA1
VDDA(3.3V)
GNDA
GND2
VDD2
DAO_LRCKL1
[65] EXT_D1
[66] EXT_WE
[103] BA0/EXT_A13
GNDIO2
EXT_D14
EXT_D13
EXT_D0
EXT_D15
EXT_D5
EXT_D6
VDDIO2
EXT_D3
EXT_D2
EXT_D4
EXT_D7
GNDIO1
SD_DQM0#
VDDIO1
DAO_SCLK1
DAO_DATA0
EXT_A12
GNDIO5
SD_CAS#
SD_WE#
[104] EXT_A10
EXT_A7
EXT_A6
GND3
VDD3
EXT_A9
VDDIO4
EXT_A8
EXT_A11
EXT_A3
EXT_A4
EXT_A0
EXT_A1
CP
CP
CP
GND4
EXT_A2
VDDIO5
EXT_CS2#
GNDIO4
VDD4
EXT_A5
EXT_D11
EXT_D10
VDDIO3
EXT_D12
EXT_D9
EXT_D8
SD_CLKIN
SD_CLKEN
SD_DQM1#
SD_CLKOUT
GNDIO3
EXT_A15
GND5
VDD5
EXT_A18
EXT_A17
EXT_A19
EXT_A16
SD_CS#
SD_RAS#
BA1/EXT_A14
[2] SCP2_MISO
CP
CP
CP
CP
CP
CP
CP
CP
CP
CP
CP
CP
DSP_SD3
DSP_SD2
DSP_LRCLK
DSP_SCLK
33
R2044
R2003
33
R2014
R2013
33
33
IC2002
C0JBAR000396
2CH MULTIPLEXER
COM
CH0
CH1
GND
V+
A
3
1
2
4
6
5
C2001
0.1
LB2006
J0JHC0000078
DSP_LRCLK
DSP_SCLK
DSP_SD3
DSP_SD2
MAIN (DSP)
CIRCUIT
TO MAIN (DSP)
SECTION (1/2)
MAIN (DSP) CIRCUIT
SCHEMATIC DIAGRAM - 8