3-5
HY57V161610D
FUNCTIONAL BLOCK DIAGRAM
1Mx16 Synchronous DRAM
Column Addr.
Latch & Counter
Burst Length
Counter
Refresh
Interval Timer
Refresh
Counter
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
Address
Register
I/O Control
Test Mode
Mode Register
Self Refresh Counter
Column Decoder
Sense AMP & I/O gates
512Kx16
Bank 0
Column Decoder
Sense AMP & I/O gates
512Kx16
Bank 1
RAS
CAS
CS
WE
UDQM
LDQM
CKE
Precharge
Overflow
Column Active
Row Active
Address[0:10]
CLK
BA(A11)
State Machi
n
e
Ro
w De
c
o
d
e
r
Ro
w Addr.
L
a
tch/Predecoder
Au
to/S
elf R
e
fresh
Re
f.
Ad
dr.[0:1
1]
Da
ta
Inpu
t/Outpu
t Bu
ffers
Ro
w Add
r. L
a
tc
h/
Pred
ecod
er
IC BLOCK DIAGRAM