R&D – TECHNICAL SPECIFICATION DT0424-E01
Powertronix spa reserves the right to modify this document without notice
Page
.
53 of 73
P+
3
.3
P+
3
.3
P+
3
.3
P+
3.
3
P+
3
.3
P+
3.
3
P+
3.
3
P+
3.
3
P+
3.
3
P+
3
.3
P+
3
.3
P+
3.
3
CL
K
_
IN
TD
O
TC
K
A4
A3
A2
A1
D0
D1
D3
D4
D5
A1
7
A1
6
A1
5
A1
4
A1
3
D7
D6
A5
A9
A1
0
A1
1
A1
2
A1
3
A1
4
D2
D1
2
D1
3
D1
4
D1
5
R
A
M
_LBn
RA
M
_
UB
n
A6
RA
M
_
O
E
n
A8
A7
D1
1
D1
0
D9
D8
A4
A3
A2
A1
D0
D1
D3
D4
D5
A1
9
A1
8
A1
7
A1
5
D7
D6
RA
M
_
WE
n
A5
D2
A1
6
A9
A1
0
A1
1
A1
2
D1
2
D1
3
D1
4
D1
5
A6
A8
A7
D1
1
D1
0
D9
D8
RA
M
_
CE
n
A6
A17
D1
3
D3
D9
A10
A2
A16
F
L
ASH
_W
En
A21
A19
D7
D1
2
A4
A14
A7
D2
A1
D6
A20
D0
D1
1
A11
A12
D8
D5
FL
A
S
H_
CE
n
A8
A5
A15
D1
5
D1
D4
A9
D1
0
D1
4
A3
A13
F
L
AS
H
_
BY
T
E
n
A18
FL
A
S
H_
O
E
n
RA
M
_
UB
n
RA
M
_
O
E
n
R
A
M
_LBn
RA
M
_
WE
n
RA
M
_
CE
n
CL
K
_
O
U
T
A1
9
A1
8
nC
SO
TD
I
TM
S
nC
E
DC
L
K
nC
ON
F
IG
AS
D
O
n
S
TA
TU
S
CO
NF_
D
O
N
E
DA
T
A
0
TMR
_
S
C
L
TMR
_
S
D
A
RP
2
2
10K
1
2
3
4
5
6
7
8
XT
1
16.
128.
0
00 H
z
R
104
5K6
C6
8
0.
1
µ
F
1
28Kx1
6bit
T
SOP2-
44pin
U2
B
S
616LV2
010
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A4
A3
A2
A1
A0
CE
n
DQ
0
DQ
1
DQ
2
DQ
3
VC
C
GN
D
DQ
4
DQ
5
DQ
6
DQ
7
WE
n
A1
6
A1
5
A1
4
A1
3
A1
2
A5
A6
A7
OE
n
UB
n
LB
n
DQ
1
5
DQ
1
4
DQ
1
3
DQ
1
2
GN
D
VC
C
DQ
1
1
DQ
1
0
DQ
9
DQ
8
NC
A8
A9
A1
0
A1
1
NC
CN
_
P
RG
2
1
0p-2.
54
1
2
3
4
5
6
7
8
9
10
C6
5
1µ
F
RP
1
9
10K
1
2
3
4
5
6
7
8
C6
3
1µ
F
TP42
U5
EP
C
S
1
2
6
1
5
4
7
8
3
DA
T
A
DC
L
K
NC
S
AS
D
I
GND
VCC
VCC
VCC
RP
2
0
10K
1
2
3
4
5
6
7
8
R
105
1M
C
6
6
3
3pF
R
108
1K
C
6
7
3
3pF
R
107
220
CN
_
P
R
G
1
10p-2.
5
4
1
2
3
4
5
6
7
8
9
10
BT
1
3V
Lit
h
ium
5
12Kx8
bit
2
56kx1
6bit
U
4
A
M
29LV4
00-T
S
OP
48
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
A15
A14
A13
A12
A11
A10
A9
A8
NC
NC
nW
E
nR
ESE
T
NC
NC
NY
/n
B
Y
NC
A17
A7
A6
A5
A4
A3
A2
A1
A1
6
nBY
T
E
VS
S
D
Q
15/
A
-1
DQ
7
DQ
1
4
DQ
6
DQ
1
3
DQ
5
DQ
1
2
DQ
4
VC
C
DQ
1
1
DQ
3
DQ
1
0
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
nO
E
VS
S
nC
E
A0
C6
9
1µ
F
RP
2
1
1K
1
2
3
4
5
6
7
8
RP
2
3
10K
1
2
3
4
5
6
7
8
5
12Kx1
6bit
T
SOP2-
44pin
U
3
BS
616LV80
10
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A4
A3
A2
A1
A0
CE
n
DQ
0
DQ
1
DQ
2
DQ
3
VC
C
GN
D
DQ
4
DQ
5
DQ
6
DQ
7
WE
n
A1
8
A1
7
A1
6
A1
5
A1
4
A5
A6
A7
OE
n
UB
n
LB
n
DQ
1
5
DQ
1
4
DQ
1
3
DQ
1
2
GN
D
VC
C
DQ
1
1
DQ
1
0
DQ
9
DQ
8
A8
A9
A1
0
A1
1
A1
2
A1
3
M
41T
0
0
U7
1
3
4
5
6
2
7
8
OS
C
I
VB
AT
VSS
SD
A
SC
L
OS
C
O
FT
/O
UT
VCC
C6
4
1µF
Y2
32.
768k
H
z
Byte-Blaster FPGA
programming
Byte-Blaster
EPCS1
programming
50
m
a
H
The
se tw
o RAM
are
never
moun
ted t
ogeth
er. P
CB fo
otpri
nts m
ust b
e
ove
rlapp
ing.
FPG
A Pro
gramm
ing C
onnec
tor
Ha
rdwar
e Boo
t Mem
ory P
rogra
mming
Conn
ector
CP
U Clo
ck Cr
ystal
S
ystem
Cale
ndar
Clock
M
ale h
eader
J
TAG
c
onnec
tions
:
p
in#
jta
g
1
TCK
2
GND
3
TDO
4
Vcc
5
TMS
6
Vcc
io
7
(NC
)
8
(NC
)
9
TDI
1
0
GND
Out
put T
est F
reque
ncy:
512
Hz wh
en Os
cilla
tor i
s
at 32.76
8KHz
F
las
h m
e
m
ory