Samsung
Confidential
14) CHP3_SLPS3*
Sheet 40
FDS6680A
2) VDC
M-1) KBC3_DDR_PWRON
DC/DC B’d
Sheet 10-12
9) P1.8V_AUX
27) CHP3_PWROK
PWROK
CL_PWROK
1
2
11
12
CHP3_VRMPWRGD
Adapter
Battery
2) VDC
12
14
Sheet 15-19
Sheet 20-21
Devices
FDS6680A
Sheet 40
FDS6680A
Nineveh
FDS6680A
30
TPS5130
Sheet 40
16) P2.5V
M-2) KBC3_ME_PWRON
18) KBC3_PWRGD
GFX VR
LT1930
7) P1.0V_LAN
CPU
9
20) KBC3_ALL_PWRGD
26) VRM3_CPU_PWRGD
9-M) ME Host Clock
9) P1.8V_AUX
9-M) P3.3V_M
29) PLT3_RST*
9-PG) 1.8V_AUX_PWRGD
8
8) KBC3_SUSPWR
M-2) KBC3_ME_PWRON
9) P3.3V_AUX
6) P3.3V_LAN
16) P1.05V
POWER SEQUENCE
Sheet 46-47
15) KBC3_PWRON
PG-2) VTT3_PWRGD
19) KBC3_VRON
26) VRM3_CPU_PWRGD
Sheet 46
Sheet 14
24) Clock Running
VRMPWRGD
23) CLK3_PWRGD
9) P1.8V_AUX
9-M) P3.3V_M
9) P0.9V
PWROK
DC/DC B’d
VRM
CHP3_RTCRST
M-1) KBC3_DDR_PWRON (TBD) = 8) KBC3_SUSPWR
Host Boot / ME Off
Host S5 / ME Boot
(SLPS4* = S4_STATE*) > SLPM* > SLPS3*
4) POWER_SW*
9) P1.8V_AUX
9) 0.9V
16) ICH_CORE (P1.05V)
(SLPS4* = SLPM*) > S4_STATE* > SLPS3*
2) VDC
16) P3.3V
16) P1.5V
16-PG) VTT3_PWRGD
29) PCI3_RST*
S/W
PCI
16) P1.8V
Devices
16) P3.3V
16) P1.5V
DDR2
Memory
Sheet 40
16) P5V
16) P1.8V
9) P5V_AUX
11) CHP3_SLPS4*
10) CHP3_SLPS5*
MAX8632
DDR2 POWER
ICH8-M
KBC
1
PROPRIETARY INFORMATION THAT IS
SAMSUNG ELECTRONICS CO’S PROPERTY.
DO NOT DISCLOSE TO OR DUPLICATE FOR OTHERS
RTC
Battery
FDS6680A
CPU
EXCEPT AS AUTHORIZED BY SAMSUNG.
21
23
24
GMCH
13) CHP3_S4_STATE*
8) KBC3_SUSPWR
15) KBC3_PWRON
25
9) P3.3V_AUX
6) P3.3V_LAN(A)
9) P3.3V_AUX
16) P3.3V
30) CPU1_CPURST*
25) VCC_CORE
28) CPU1_PWRGDCPU
29) PCI3_RST*
8
18
27
POWER
CK-505
1) VCC_RTC
P3.3V_LAN & P5V_AUX
APPROVAL
MODULE CODE
DATE
DEV. STEP
FDS4435
Sheet 50
LOM
7) P1.8V_LAN
REV
PART NO.
PAGE
OF
BCP69
M-1) KBC3_DDR_PWRON
Thermal
Monitor
SAMSUNG
B
C
C
12) CHP3_SLPSM*
16) P1.5V
28) CPU1_PWRGDCPU
22) CLK3_PWRGD*_INV
D
3
2
2
9-M) P3.3V_M
Sheet 8
MAX 1999
Rev. 0.5
LAST EDIT
TITLE
ELECTRONICS
A
FDS6680A
Sheet 40
Sheet 40
Sheet 40
A
B
D
4
Sheet 22-25
3
4
6
4
3
1
7
15
16
13
SAMSUNG PROPRIETARY
THIS DOCUMENT CONTAINS CONFIDENTIAL
DRAW
CHECK
16
INTVRMEN
PRTC
7) P1.05V_AUX
19
20
26
28
20
16) P12V
5
AC_DC / Battery
29
29
9
10
MAX 8724
9-M) P1.05V_M
9-M) P1.25V_M
16) P1.5V
15
17
LAN100_SLP
M-2) KBC3_ME_PWRON = 15) KBC3_PWRON
16) P1.2V
16) P1.05V
16) P1.25V
16) P1.8V
Host / ME Boot
(SLPS4* = S4_STATE*) > (SLPM* = SLPS3*)
8) KBC3_SUSPWR or M-2) KBC3_ME_PWRON
TO BE UPDATED!!
MIC5219
7) P1.5V_AUX
PEG
9-M) P1.25V_M
16) P1.2V
16) P3.3V
CL_PWROK
9-PG) 1.8V_AUX_PWRGD
9-M) P1.05V_M
M-2) KBC3_ME_PWRON
5) KBC3_ALWS_ON
PRTC
16-PG) VTT3_PWRGD
PCIe
29) PLT3_RST*
(Test Option)
17) CHP3_ME_PWROK
15) KBC3_PWRON
16) GFX_CORE
19) KBC3_VRON
(Test Option)
MICOM_P3V
8) KBC3_SUSPWR
(Test Option)
18) KBC3_PWRGD
26) VRM3_CPU_PWRGD
9-M) P1.25V_M
9-M) P1.05V_M
9) P5V_AUX
2) VDC
M-2) KBC3_ME_PWRON
22
SUN XIAO
WUSHIJIANG
KEVIN LEE
6/26/2007
PV2
1.0
October 23, 2007 10:38:02 AM
BA41-XXXXX
6
58
Gevena
POWER SEQUENCE
16) MCH_CORE
16) P3.3V
16) P1.05V
17) CHP3_ME_PWROK
27) CHP3_PWROK
21) CLK3_PWRGD*
16) GFX_CORE
