3-6
HXC-100/V2 (J, E)
3-6
2
3
4
5
1
A B C D E F G H
CD-61 (4/12)
CD-61 (4/12)
DAYTONA-MAIN-DDR
005
0
R400
GND
GND
+1.8V-5
0.1uF
C407
0.1uF
C425
0.1uF
C434
0.1uF
C406
0.1uF
C433
0.1uF
C427
0.1uF
C428
+3.2V
0.1uF
C426
0.1uF
C437
GND
10uF
C403
0.1uF
C416
0.1uF
C431
0.1uF
C417
+2.5V
GND
0.1uF
C411
10uF
C400
0.1uF
C424
0.1uF
C419
0.1uF
C415
10uF
C401
0.1uF
C435
0.1uF
C405
0.1uF
C421
0.1uF
C410
0.1uF
C430
0.1uF
C436
0.1uF
C418
GND
GND
0.1uF
C432
FB400
10uF
C402
0.1uF
C413
0.1uF
C404
0.1uF
C408
GND
0.1uF
C412
GND
0.1uF
C409
0.1uF
C429
0.1uF
C414
FB401
0.1uF
C423
0.1uF
C420
0.1uF
C422
GND
+1.2V
DAYTONA-MAIN-UART-RX
007
DAYTONA-MAIN-UART-TX
007
100
R401
100
R402
1.2
CL400
1.2
CL401
GND
CXD9218GG
IC400
(6/6)
VSSIO1
A1
VSSIO2
A2
VSSIO_DDR1
A7
VSSIO_DDR2
A10
VSSIO_DDR3
A13
VSSIO_DDR4
A16
VSSIO_DDR5
A19
VSSIO_DDR6
A22
VSSIO18
AB1
VSSIO19
AB22
VSSIO_DDR7
D19
VSSIO_DDR8
D22
VSSIO3
F6
VSSIO_DDR9
F7
VSSIO_DDR10
F9
VSSIO_DDR11
F11
VSSIO_DDR12
F13
VSSIO_DDR13
F15
VSSIO4
G6
VSSIO_DDR14
G7
VSSIO_DDR15
G9
VSSIO_DDR16
G11
VSSIO_DDR17
G13
VSSIO_DDR18
G15
VSSIO_DDR19
G22
VSSIO5
H6
VSS_DDR1
H8
VSS_DDR2
H9
VSS_DDR3
H12
VSS_DDR4
H13
VSSIO_DDR20
H16
VSSIO_DDR21
H17
VSS_DDR5
J10
VSS_DDR6
J11
VSS_DDR7
J14
VSS_DDR8
J15
VSS1
K10
VSS2
K11
VSSIO_DDR22
K16
VSSIO_DDR23
K17
VSSIO_DDR24
K22
VSSIO6
L7
VSS3
L8
VSS4
L9
VSS5
L12
VSS6
L13
VSS_DDR9
L14
VSS_DDR10
L15
VSSIO7
M7
VSS7
M8
VSS8
M10
VSS9
M11
VSS10
M13
VSSIO_DDR25
M16
VSSIO_DDR26
M17
VSSIO8
N7
VSS11
N10
VSS12
N11
VSS_DDR11
N14
VSS_DDR12
N15
VSSIO_DDR27
N22
VSSIO9
P7
VSS13
P8
VSS14
P9
VSS15
P12
VSS16
P13
VSSIO_DDR28
P16
VSSIO_DDR29
P17
VSSIO10
R7
VSS17
R10
VSS18
R11
VSS_DDR13
R14
VSS_DDR14
R15
VSSIO11
T8
VSSIO12
T9
VSSIO13
T10
VSSIO14
T15
VSSIO_DDR30
T22
VSSIO15
U12
VSSIO16
U14
VSSIO17
U16
PWR
CXD9218GG
IC400
(5/6)
VDDIO15
AA2
VDDIO16
AA21
VDDIO1
B2
VDD18_1
F8
VDD18_2
F10
VDD18_3
F12
VDD18_4
F14
VDD18_5
F16
VDD18_6
G8
VDD18_7
G10
VDD18_8
G12
VDD18_9
G14
VDD18_10
G16
VDD18_11
G17
VDDIO_1_1
H7
VDD12_1
H10
VDD12_2
H11
VDD12_3
H14
VDD12_4
H15
VDDIO_1_2
J7
VDD12_5
J8
VDD12_6
J9
VDD12_7
J12
VDD12_8
J13
VDD18_12
J16
VDD18_13
J17
VDDIO_1_3
K7
VDD_1
K8
VDD_2
K9
VDD_3
K12
VDD_4
K13
VDD12_9
K14
VDD12_10
K15
VDD_5
L10
VDD_6
L11
VDD18_14
L16
VDD18_15
L17
VDDIO2
M6
VDD_7
M9
VDD_8
M12
VDD12_11
M14
VDD12_12
M15
VDD_9
N8
VDD_10
N9
VDD_11
N12
VDD_12
N13
VDD18_16
N16
VDD18_17
N17
VDDIO3
P6
VDD_13
P10
VDD_14
P11
VDD12_13
P14
VDD12_14
P15
VDDIO4
R6
VDD_15
R8
VDD_16
R9
VDD_17
R12
VDD_18
R13
VDD18_18
R16
VDD18_19
R17
VDDIO5
T7
VDDIO6
T11
VDDIO7
T12
VDDIO8
T13
VDDIO9
T14
VDDIO10
T16
VDDIO11
T17
VDDIO12
U6
VDDIO13
U8
VDDIO14
U10
Flash/UART IF
CXD9218GG
IC400
(3/6)
IRQ_UWB[1]
AA7
UART0_RXD
P3
UART1_RXD
R1
IRQ_UWB[0]
Y7
MBUS_ADDR[7]
AA1
MBUS_ADDR[4]
AA3
MBUS_ADDR[2]
AA4
MBUS_DATA[7]
AA5
MBUS_DATA[3]
AA6
MBUS_ADDR[6]
AB2
MBUS_ADDR[5]
AB3
MBUS_ADDR[3]
AB4
MBUS_ADDR[0]
AB5
MBUS_DATA[4]
AB6
MBUS_DATA[0]
AB7
SCL
L1
SDA
L2
MBUS_RDY
T6
MBUS_OE_X
U1
MBUS_CS_X
U2
MBUS_WE_X
U3
MBUS_ADDR[19]
U4
MBUS_ADDR[18]
V1
MBUS_ADDR[17]
V2
MBUS_ADDR[16]
V3
MBUS_ADDR[15]
V4
MBUS_ADDR[14]
W1
MBUS_ADDR[13]
W2
MBUS_ADDR[12]
W3
MBUS_ADDR[11]
W4
MBUS_DATA[5]
W5
MBUS_DATA[1]
W6
MBUS_ADDR[10]
Y1
MBUS_ADDR[9]
Y2
MBUS_ADDR[8]
Y3
MBUS_ADDR[1]
Y4
MBUS_DATA[6]
Y5
MBUS_DATA[2]
Y6
UART0_TXD
P4
UART1_TXD
R2
DDR IF
CXD9218GG
IC400
(2/6)
B_DDR_DATA1[17]
A6
B_DDR_DATA1[22]
A8
B_DDR_DATA1[29]
A9
B_DDR_DATA1[24]
A11
B_DDR_DATA1[4]
A12
B_DDR_DATA1[8]
A14
O_DDR_DM1[1]
A15
O_DDR_ADDR[11]
A17
O_DDR_ADDR[7]
A18
O_DDR_ADDR[2]
A20
O_DDR_ADDR[0]
A21
B_DDR_DATA1[16]
B6
B_DDR_DQS1[2]
B7
B_DDR_DATA1[21]
B8
B_DDR_DATA1[30]
B9
B_DDR_DQS1[3]
B10
B_DDR_DATA1[25]
B11
B_DDR_DATA1[5]
B12
B_DDR_DATA1[3]
B13
B_DDR_DATA1[0]
B14
B_DDR_DATA1[11]
B15
B_DDR_DATA1[13]
B16
O_DDR_ADDR[12]
B17
O_DDR_ADDR[8]
B18
O_DDR_ADDR[5]
B19
O_DDR_ADDR[3]
B20
O_DDR_ADDR[1]
B21
O_DDR_CS
B22
B_DDR_DATA1[19]
C7
B_DDR_DATA1[20]
C8
B_DDR_DATA1[31]
C9
O_DDR_DM1[3]
C10
B_DDR_DATA1[26]
C11
B_DDR_DATA1[6]
C12
O_DDR_DM1[0]
C13
B_DDR_DATA1[1]
C14
B_DDR_DATA1[10]
C15
B_DDR_DATA1[12]
C16
B_DDR_DATA1[15]
C17
O_DDR_ADDR[9]
C18
O_DDR_ADDR[6]
C19
O_DDR_ADDR[4]
C20
O_DDR_CKE
C21
O_DDR_WE
C22
B_DDR_DATA1[18]
D7
O_DDR_DM1[2]
D8
B_DDR_DATA1[23]
D9
B_DDR_DATA1[28]
D10
B_DDR_DATA1[27]
D11
B_DDR_DATA1[7]
D12
B_DDR_DQS1[0]
D13
B_DDR_DATA1[2]
D14
B_DDR_DATA1[9]
D15
B_DDR_DQS1[1]
D16
B_DDR_DATA1[14]
D17
O_DDR_ADDR[10]
D18
O_DDR_CAS
D20
O_DDR_RAS
D21
O_DDR_BA[1]
E19
O_DDR_BA[0]
E20
O_DDR_CLKN
E21
O_DDR_CLK
E22
VREF
F17
B_DDR_DATA0[31]
F19
B_DDR_DATA0[30]
F20
B_DDR_DATA0[29]
F21
B_DDR_DATA0[28]
F22
O_DDR_DM0[3]
G19
B_DDR_DQS0[3]
G20
B_DDR_DATA0[27]
G21
B_DDR_DATA0[26]
H19
B_DDR_DATA0[25]
H20
B_DDR_DATA0[24]
H21
B_DDR_DATA0[16]
H22
B_DDR_DATA0[17]
J19
B_DDR_DATA0[18]
J20
B_DDR_DATA0[19]
J21
B_DDR_DQS0[2]
J22
O_DDR_DM0[2]
K19
B_DDR_DATA0[20]
K20
B_DDR_DATA0[21]
K21
B_DDR_DATA0[22]
L19
B_DDR_DATA0[23]
L20
B_DDR_DATA0[8]
L21
B_DDR_DATA0[9]
L22
B_DDR_DATA0[10]
M19
B_DDR_DATA0[11]
M20
O_DDR_DM0[1]
M21
B_DDR_DQS0[1]
M22
B_DDR_DATA0[12]
N19
B_DDR_DATA0[13]
N20
B_DDR_DATA0[14]
N21
B_DDR_DATA0[15]
P19
B_DDR_DATA0[7]
P20
O_DDR_DM0[0]
P21
B_DDR_DATA0[5]
P22
B_DDR_DATA0[6]
R19
B_DDR_DATA0[4]
R20
B_DDR_DQS0[0]
R21
B_DDR_DATA0[3]
R22
B_DDR_DATA0[2]
T19
B_DDR_DATA0[1]
T20
B_DDR_DATA0[0]
T21
DDR_0_D[23]
DDR_1_DQS[1]
ADDR[3]
DDR_0_D[22]
DDR_1_D[9]
ADDR[5]
DDR_0_D[21]
DDR_1_D[2]
ADDR[8]
DDR_0_D[20]
DDR_1_DQS[0]
ADDR[12]
DDR_0_DM[2]
DDR_1_D[7]
DDR_1_D[13]
DDR_0_DQS[2]
DDR_1_D[27]
DDR_1_D[11]
DDR_0_D[19]
DDR_1_D[28]
DDR_1_D[0]
DDR_0_D[18]
DDR_1_D[23]
DDR_1_D[3]
DDR_0_D[0]
DDR_0_D[17]
DDR_1_DM[2]
DDR_1_D[5]
DDR_0_D[1]
DDR_0_D[16]
DDR_1_D[18]
DDR_1_D[25]
DDR_0_D[2]
DDR_0_D[24]
DDR_WE
DDR_1_DQS[3]
DDR_0_D[3]
DDR_0_D[25]
DDR_CKE
DDR_1_D[30]
DDR_0_DQS[0]
DDR_0_D[26]
ADDR[4]
DDR_1_D[21]
DDR_0_D[4]
DDR_0_D[27]
ADDR[6]
DDR_1_DQS[2]
DDR_0_D[6]
DDR_0_DQS[3]
ADDR[9]
DDR_1_D[16]
DDR_0_D[5]
DDR_0_DM[3]
DDR_1_D[15]
ADDR[0]
DDR_0_DM[0]
DDR_0_D[28]
DDR_1_D[12]
ADDR[2]
DDR_0_D[7]
DDR_0_D[29]
DDR_1_D[10]
ADDR[7]
DDR_0_D[15]
DDR_0_D[30]
DDR_1_D[1]
ADDR[11]
DDR_0_D[14]
DDR_0_D[31]
DDR_1_DM[0]
DDR_1_DM[1]
DDR_0_D[13]
DDR_CLK
DDR_1_D[6]
DDR_1_D[8]
DDR_0_D[12]
DDR_CLK
DDR_1_D[26]
DDR_1_D[4]
DDR_0_DQS[1]
EDDR_BA0
DDR_1_DM[3]
DDR_1_D[24]
DDR_0_DM[1]
EDDR_BA1
DDR_1_D[31]
DDR_1_D[29]
DDR_0_D[11]
DDR_RAS
DDR_1_D[20]
DDR_1_D[22]
DDR_0_D[10]
DDR_CAS
DDR_1_D[19]
DDR_1_D[17]
DDR_0_D[9]
ADDR[10]
DDR_CS
DDR_0_D[8]
DDR_1_D[14]
ADDR[1]
DAYTONA_CORE
DDR_IO
DDR_CONT.LOGIC
IO_DRV
from DEMUX FPGA
Video_IF_DRV
(-03):36mA@+1.8V
Summary of Contents for HXC-100
Page 1: ...HD COLOR CAMERA HXC 100 SERVICE MANUAL Volume 2 1st Edition ...
Page 6: ......
Page 8: ......
Page 97: ...2 1 HXC 100 V2 J E 2 1 Section 2 Block Diagrams ...
Page 100: ......
Page 104: ......
Page 108: ......
Page 116: ......
Page 130: ......
Page 148: ......
Page 154: ......
Page 170: ......
Page 178: ......
Page 184: ......
Page 205: ......