86
WITIO-PCIe192
ULTRA
© 2018 by Messcomp Datentechnik GmbH
DV0101
86
WITIO-PCIe192
ULTRA
© 2018 by Messcomp Datentechnik GmbH
EV0103
86
86
wasco
®
wasco
®
14.4 Access to the WITIO-PCIe192
ULTRA
The acess to the WITIO-PCIe192
ULTRA
is done exclusively via the board
name (card type) WASCO-PCIe8296
14.4 Zugriff auf die Karte WITIO-PCIe192
ULTRA
Der Zugriff auf die WITIO-PCIe192
ULTRA
erfolgt ausschließlich über den
Boardnamen (Kartentyp) WASCO-PCIe8296
14.5 Zuordnung der Memory Mapped I/O-Adressen
Die Memory Mapped I/O-Adressen der einzelnen Hardware-Komponenten
ergeben sich abhängig von der Basisadresse wie folgend anhand einiger
Beispiele gezeigt:
Port/Register
BA + Offset
RD/WR
erste 32 Eingänge von CN1 lesen
BA + $140
RD
(PD7..PD0, PC7..PC0, PB7..PB0, PA7..PA0)
zweite 32 Eingänge von CN1 lesen
BA + $144
RD
(PH7..PH0, PG7..PG0, PF7.F0, PE7..PE0)
erste 32 Ausgänge von CN1 lesen/schreiben
BA + $160
RD/WR
(PD7..PD0, PC7..PC0, PB7..PB0, PA7..PA0)
zweite 32 Ausgänge von CN1 lesen/schreiben BA + $164
RD/WR
(PH7..PH0, PG7..PG0, PF7.F0, PE7..PE0)
Board Identifikation
BA+ $FF8
RD
14.5 Assignment of the Memory Mapped I/O Addresses
The Memory Mapped I/O addresses of the single hardware components
depend on the base address, as shown in following table using a few
examples:
Port/Register
BA + Offset
RD/WR
read first 32 inputs of CN1
BA + $140
RD
(PD7..PD0, PC7..PC0, PB7..PB0, PA7..PA0)
read second 32 inputs of CN1
BA + $144
RD
(PH7..PH0, PG7..PG0, PF7.F0, PE7..PE0)
read/write first 32 outputs of CN1
BA + $160
RD/WR
(PD7..PD0, PC7..PC0, PB7..PB0, PA7..PA0)
read/write second 32 outputs of CN1
BA + $164
RD/WR
(PH7..PH0, PG7..PG0, PF7.F0, PE7..PE0)
Board Identification
BA+ $3E0
RD