117
Un rappel de données de configuration a été demandé mais la mémoire spécifiée
contient des données corrompues. Ceci indique soit une panne matérielle soit
une corruption de données temporaire qui peut être corrigée en ré-écrivant ces
données en mémoire.
120
La valeur numérique envoyée avec la commande était trop grande ou trop petite.
Cela comprend les nombres négatifs là où seuls des nombres positifs sont
acceptés.
123
Un rappel/enregistrement de données de configuration a été demandé de/vers un
numéro d’enregistrement illégal.
124
Un changement de plage a été demandé mais les réglages actuels du générateur
le rendent illégal – voir les instructions de fonctionnement manuel pour les
détails.
Bit 3 - Erreur Verify Timeout (expiration de vérification). Réglé quand un paramètre est
programmé avec 'vérifier' spécifié et que la valeur n’est pas atteinte dans les 5 secondes,
par ex. la tension de sortie est abaissée par un grand condensateur placé sur la sortie.
Bit 2 - Erreur d'interrogation. Réglé en cas d'erreur d'interrogation. Le numéro d'erreur approprié
sera signalé dans le Query Error Register, comme indiqué ci-dessous.
1. Interrupted error (Erreur interrompue)
2. Deadlock error (Erreur de blocage fatal)
3. Unterminated error (Erreur non terminée)
Bit 1 - Non utilisé
Bit 0 - Opération terminée. Réglé en réponse à la commande *OPC.
Limit Event Status Register (registre d’état d’événement limite) et Limit Event Status
Enable Register (registre d’activation d’état d’événement limite)
Ces deux registres sont mis en œuvre comme ajout à la norme IEEE 488.2. Leur but est
d’informer le contrôleur de l’entrée et/ou de la sortie des conditions de limite d’intensité et de
tension et de l’historique des conditions de déclenchement de protection depuis la dernière
lecture.
Tout bit réglé dans le Limit Event Status Register correspondant aux bits réglés dans le Limit
Event Status Enable Register provoquera le réglage du bit LIM1 dans le Status Byte Register
(registre d’octets d’état).
Le Limit Event Status Register est lu et effacé par la commande LSR1?. Le Limit Event Status
Enable Register est programmé par la commande LES1<nrf> et lu par la commande LES1?.
Bit 7 - Non utilisé
Bit 6 - Non utilisé
Bit 5 - Réglé quand un déclenchement de détection de sortie est survenu
Bit 4 - Réglé quand un déclenchement thermique de sortie est survenu
Bit 3 - Réglé quand un déclenchement de surintensité de sortie est survenu
Bit 2 - Réglé quand un déclenchement de surtension de sortie est survenu
Bit 1 - Réglé quand la sortie entre dans la limite d’intensité (mode d’intensité constante)
Bit 0 - Réglé quand la sortie entre dans la limite de tension (mode de tension constante)
59
