Tables
xxiv
9–1
SSP Interface Pins
9-4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9–2
Run and Emulation Modes
9-9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9–3
Controlling Transmit Interrupt Generation by Writing to Bits FT1 and FT0
9-9
. . . . . . . . . . . . .
9–4
Controlling Receive Interrupt Generation by Writing to Bits FR1 and FR0
9-10
. . . . . . . . . . . .
9–5
Selecting Transmit Clock and Frame Sync Sources
9-13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9–6
Run and Emulation Modes
9-28
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–1
Asynchronous Serial Port Interface Pins
10-4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–2
Common Baud Rates and the Corresponding BRD Values
10-14
. . . . . . . . . . . . . . . . . . . . . . .
10–3
Configuring Pins IO0–IO3 with ASPCR Bits CIO0–CIO3
10-15
. . . . . . . . . . . . . . . . . . . . . . . . . .
10–4
Viewing the Status of Pins IO0–IO3 With IOSR Bits IO0–IO3 and DIO0–DIO3
10-16
. . . . . . .
11–1
’C209 Program-Memory Configuration Options
11-8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11–2
’C209 Data-Memory Configuration Options
11-9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11–3
’C209 On-Chip Registers Mapped to I/O Space
11-9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11–4
’C209 Interrupt Locations and Priorities
11-10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11–5
’C209 Input Clock Modes
11-15
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–1
Reset Values of the Status Registers
A-2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–2
Addresses and Reset Values of On-Chip Registers Mapped to Data Space
A-2
. . . . . . . . . . .
A–3
Addresses and Reset Values of On-Chip Registers Mapped to I/O Space
A-2
. . . . . . . . . . . .
B–1
Symbols and Acronyms Used in the Instruction Set Summary
B-3
. . . . . . . . . . . . . . . . . . . . . . .
B–2
Summary of Enhanced Instructions
B-5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–1
Shared Programs in This Appendix
C-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–2
Task-Specific Programs in This Appendix
C-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
E–1
14-Pin Header Signal Descriptions
E-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
E–2
Emulator Cable Pod Timing Parameters
E-6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
